Få de daglige nyheder fra Version2 og Ingeniøren. Læs mere om nyhedsbrevene her.

close
Ved at tilmelde dig accepterer du vores Brugerbetingelser, og du accepterer, at Teknologiens Mediehus og IDA-gruppen lejlighedsvis kan kontakte dig om arrangementer, analyser, nyheder, job og tilbud m.m. via telefon og e-mail. I nyhedsbreve, e-mails fra Teknologiens Mediehus kan der forefindes markedsføring fra samarbejdspartnere.
phloggen

En måske superide

Jeg er som jeg tidligere har tilstået tids-nørd, et menneske af den absurde overbevisning at det kan betale sig at bruge flere år på at få styr på nanosekunder.

En af de principper man bruger til fremstilling af en præcis frekvens, er at styre et kvartskrystal efter GPS signalerne med en PLL eller lignende.

Kvartskrystallet er naturligvis i en termostatovn, for at minimere temperaturafhængigheden og styringen foregår i praksis med en spænding over en kapacitetsdiode i oscillatorkredsløbet.

Når man nu skal styre meget præcist, skal denne styrespænding helst kunne reguleres helt ned på µV niveau og da den typisk er på et par volt eller fire, bliver det hurtigt til D/A convertere med 20 bits eller mere.

For nu at sige det lidt jysk, så er den slags convertere noget fikumdik at rode med.

I virkeligheden er en D/A converter vildt overkill til opgaven, alt hvad PLL'en har brug for at er to knapper, en mærket "hurtigere" og en anden mærket "langsommere". Hvad den absolutte spænding måtte være er den derimod inderligt ligeglad med.

Siden jeg sidst havde fingre i den del, er der kommet en ny type komponenter på gaden, "dobbeltlags elektrolytter", også kendt som "Ultracapacitors" og forskellige andre tilsvarende "turbonavne"

Den vigtige nyskabelse er at de har kapacitans der er tusinde gange større end hvad vi ellers kender, vi taler hele Farad her og de har meget lav lækstrøm.

(Jeg brugte en sådan ultracapacitor i et ur-projekt)

I virkeligheden er er supercapacitorer en blanding af en kondensator og et batteri og spørgsmålet er om det skyder min ide ned.

Ideen er at bruge en sådan kondensator som en brute-force "sample&hold".

Styringskredsløbet kommer med en opdatering hvert sekund og min ide er simpelthen at sende en positiv eller negativ impuls af variabel længde efter en sadan supercapacitor og lade denne drive krystallets styrespænding via en spændingsfølger med høj indgangsmodstand:

Illustration: Privatfoto

Hvis det virker, vil det svare til at have en helt lineær D/A converter med rigtig mange bits.

Hvis optokobleren tændes i et millisekund og modstanden er på 1 kOhm er det kun en nogle få µC der slipper forbi, hvilket bliver til nogle få µV over en 1F kondensator.

Men med en microcontroller til at køre PLL algoritmen, er der jo ikke noget i vejen for at lave pulsen 1.001 millisekund bred, hvis man lige skal bruge nogle få nV mere end det.

Et det ikke godt nok, kunne man jo have to optokoblere mere, som har 1MOhm modstande.

Hvis man bruger en "rigtig" kondensator, løber man ind i at lækstrømmen er så stor at kondensatoren ikke kan holde spændingen fra sekund til sekund, ud kommer den kønneste exponentialfunktion som med stor præcision frekvensmodulerer krystallet, stik imod intentionen.

Superkondensatorer har en lækstrøm på kun "ca 1µA per Farad" og dermed er vi nede hvor spændingsfaldet til selvafladning er 1µV per sekund, hvilket vi kan leve med: Det svarer typisk til en frekvensænding på 10¯¹²

Om nødvendigt kan microcontrolleren sende en lille puls 1000 gange i sekundet for at kompensere for selvafladningen: Den slags kan vi kalibrere os ud af.

Balladen er (muligvis) den der kemiske del af kondensatoren.

Ifølge visse datablade kan det tage indtil 72 timer, tre fulde døgn, før kemien er kommet i ligevægt og indtil da ligner det at lækstrømmen er meget højere, mens det i virkeligheden bare er ladningen der fordeler sig bedre, rent kemisk.

Til mit specifikke formål betyder det muligvis ikke noget: Spændingen over superkondensatoren vil være meget konstant og justeringerne meget små, mikrovolt, så en andenordens effekt er til at overskue og PLL'en vil (på sigt) kompensere for dem.

Det eneste spørgsmål er sådan set om tidskonstanten bliver for lang til at styre krystaloscillatoren optimalt med.

Det må komme an på en prøve...

phk

Poul-Henning Kamp er selvstændig open source-softwareudvikler. Han skriver blandt andet om politik, hysteri, spin, monopoler, frihedskampe gør-det-selv-teknologi og humor.
sortSortér kommentarer
  • Ældste først
  • Nyeste først
  • Bedste først

Jeg har gjort mig den erfaring fra mine (eller rettere tøsens) cykellygter der skulle blinke videre når man stopper med at cykle og som skulle have en supercap.

1: når lygterne ikke har været i brug meget længe (2-3 uger) skal der køres meget langt før der er energi nok vil at blinke videre når cyklen stopper.

2: Til gengæld når man først har fået dem opladet så skal der kun nogle ganske få omdrejninger til før de blinker videre i flere minutter. Denne effekt holder sig ca. 2-3 dage.

konklusion supercapen er svære at få "startopladet" (kemi ???), men når den først er kommet sig over startpunktet så minder den lidt om en alm. cap. med en rigtig fornuftig selvafladning.

  • 0
  • 0

To ting:
- Den elektrokemiske ligevægt i en supercapacitor er afhængig af temperaturen. Dette har betydning for kapacitansen.
- Supercapacitoren udnytter nanostrukturer der kan degradere over (lang) tid. Kapacitansen er derfor næppe super konstant. Kraftige påvirkninger (temperatur og spændinger) vil fremskynde processen.

Alternativt: hvis du vil have en lækstrømsfri kapacitor - og er ligeglad med hvor meget den fylder - er det ikke jordens sværeste komponent at bygge selv...

  • 0
  • 0

Måske, men....

Det er alligevel kilde til undren at når den først er "opladet" så kræves der kun ca. 10 hjulomdrejninger udført med hånden for at blinke i mere end et minut, og at denne effekt holder si g et par dage, hvorimod når den er "afladet totalt" så skal der mere end en 20 minutters kørsel til før den er "opladet" igen.

Nu har jeg jo så ikke regnet på coulomb'erne så kan det være man blev klogere, min næse siger mig bare at der er for stor forskel på "10 håndomdrejninger" og så 20 minutters cykeltur.

  • 0
  • 0

Husk at lysdioder først tænder ved en tærskelspænding (rød ~1.7V, hvid ~3.5V)

Hvis du har 3.4V på kondensatoren skal der ikke meget til at komme op på de nødvendige 3.5V, men hvis du starter nede fra 0V skal du arbejde 35 gange mere for at nå derop.

  • 2
  • 0

Jeg ville simpelthen forsøge med en standard, kanttrigget digital PLL (ikke XOR) som f.eks. 4046 [...]

Carsten, det har du måske ret i, hvis det drejer sig om normale PLL'er ved anstændige frekvenser, men her er der tale om en PLL der arbejder med en sammenligningsfrekvens på 1Hz og fasedifferencer på under 30 nanosekunder og tidskonstant ud i størrelsesordenen 10 minutter og det er altså ikke noget en gammel rusten 4046 og analoge filterkomponenter kan finde ud af...

Om det præcis bliver optokoblere er langt fra klart, fordelene ved at få galvanisk isolation er meget fristende, men som du er inde på følger der også problemer med.

Jeg kunne godt finde på at bruge optokoblerne til "det grove arbejde" og bruge et par lysdioder som "solceller" til de fine justeringer.

Men inden jeg når dertil, skal jeg have fundet ud af om superkondensatorer kan modelleres godt nok til at kunne bruges på denne måde.

  • 0
  • 0

Software og optokoblere er en meget dårlig løsning til en PLL, for når kredsen er i lås, vil pulserne være meget korte og skal være nøjagtige inden for få nanosekunder. Det får du hverken software eller optokoblere med på - specielt ikke i din opstilling, hvor du belaster optokoblerne alt, alt for højimpedanset og vil få store problemer med optokoblernes store lækstrøm.

Jeg ville simpelthen forsøge med en standard, kanttrigget digital PLL (ikke XOR) som f.eks. 4046 http://www.nxp.com/documents/data_sheet/HE... (phase comparator 2). Som kondensator ville jeg forsøge med en stor elektrolytkondensatorer i parallel med en god foliekondensator og koblet som integrator dvs. fra udgangen af forstærkeren til indgangen - ikke fra indgang til stel. Hvis 4046 ikke er god nok, findes der bedre og hurtigere kredse. Det er især dødpunktet, hvor pulsbredden nærmer sig 0, der normalt giver problemer i form af, at pulsen pludselig forsvinder helt i stedet for blot at blive smallere. Desuden kan jitter på selve VCO'en også være et problem. Sørg for en meget god afkobling af forsyningsspændingen og et godt printudlæg.

Hvis du endelig vil lave det med software og optokoblere, så sørg i det mindste for en lavimpedanset belastning, som i sin mest primitive form bare kan være en NPN og en PNP transistor, hvor hver optokobler er forbundet til en emitter, og de to basis er forbundet sammen og jordet (fast, afkoblet spænding). Udgangen tages så fra de to collectorer, som også forbindes sammen, og én fælles modstand til filtret. Strømmen i optokoblerne skal justeres vha. indgangsstrømmen, så de f.eks. er 0,1-1 mA, og den fælles basisspænding skal være fast nok til at klare dette, når transistorerne mætter. Man kan også købe hurtige digitale optokoblere med indbygget buffer eller benytte digitale isolatorer.

  • 0
  • 0

En varicap har så at sige ingen lækstrøm, så er det ikke overdrevet med denne forstærker, som måske kan have større lækstrøm end varicap'en.
Super kapacitoren er jeg lunken ved relativt til mere almindelige, specielt da du alligevel regner med at kompensere for lækstrøm.
I øvrigt skal du måske være opmærksom på indsvingning fra start eller fejl. Med en oscillator der ikke kan flytte sig særlig meget, kan der gå ualmindelig lang tid før fasen er i hak, og i den tid er frekvensen helt ude i skoven. Der kan det være en ide at ændre deleforholdet en kortere periode. Har oplevet det i praksis.

  • 1
  • 1

... og tidskonstant ud i størrelsesordenen 10 minutter og det er altså ikke noget en gammel rusten 4046 og analoge filterkomponenter kan finde ud af...

4046 skal naturligvis "hjælpes" lidt i form af et mere højimpedanset filter; men selve PLL funktionen kan den ialtfald gøre mange gange bedre end nogen softwareløsning. Ellers findes der som sagt kredse med nøjagtigheder i ps området dvs. kortere end én eneste computerinstruktion. Din idé med pulserne er jo absolut ikke ny.

Som alternativ til en superkondensator kan du evt. overveje en "capacitance multiplier", som f.eks. kan få en højkvalitets elektrolytkondensator på f.eks. 1 mF til at ligne én på 1 F http://en.wikipedia.org/wiki/Capacitance_m... .

Iøvrigt er tidskonstanter i størrelsesordenen 10 minutter absolut intet problem med almindelige standardkomponenter. En standard 470 uF elektrolyt og en JFET kan sagtens gøre det. Det gjorde jeg for ca. 30 år siden i mit vækkeur, der langsomt skruede op for lyset over så lang en periode, inden det ringede :-)

Prøv evt. bare at forbedre en 4046 med en low-leakage JFET source-follower på VCO indgangen; men da det er en CMOS kreds, burde det faktisk ikke være nødvendigt med mindre beskyttelsesdioderne i indgangen lækker for meget.

  • 0
  • 0

PS. Jeg havde ikke lige set, at du styrer oscillatorfrekvensen med en varicap diode.

Jeg er helt enig med Svend Fredinandsen. Brug en stor standard lyt og væk med den op-amp - den støjer også for meget. Hvis varicap'en lækker for meget, så på med en JFET source follower, som kan bringe lækstrømmen ned i nA størrelse, og sørg for at de to switche går virkelig off - f.eks. ved at seriekoble udgangene med forspændte low-leakage dioder. Det er nok i udgangene, du har det største lækstrømsproblem.

  • 0
  • 0

Jeg tror du skal droppe din Supercapacitor, den er, når det kommer til stykket, ikke beregnet til timing opgaver, og desuden er det en elektrolyt kondensator, og de er kendte for at støje på lave frekvenser.

Jeg tror du skal satse på en kondensatorbank opbygget af ens PolyPropylen kondensatorer hvor halvdelen er forbundet til Vcc og den anden halvdel til Gnd, og det fælles midtpunkt er det som du driver med dine buffered optokoblere, ved at koble dem således vil du udkompensere lækstrømmen, og du kan uden problemer opnå en rimelig høj kapacitet.

Selvafladnings tidskonstanten for PolyPropylen kondensatorer er typisk
(τisol = Risol•C)= 1.000.000,0 Sekunder.

Du skal dog være opmærksom på at det kræver en højstabil strømforsyning.

Derudover ville jeg vælge en LMP7721 opamp--> Bias current Typical +-3fA

--palle

  • 1
  • 0

4046 skal naturligvis "hjælpes" lidt i form af et mere højimpedanset filter; men selve PLL funktionen kan den ialtfald gøre mange gange bedre end nogen softwareløsning.

Carsten, det strider simpelthen imod alle erfaringer og fakta i branchen og jeg kan kun konkludere at du taler om noget du aldrig har været i nærheden af, langt mindre prøvet at regne igennem.

Hvis du faktisk læser specifikationen på en 4046 vil du opdage at ikke har en jordisk chance for at løse opgaven, givet de arbejdsbetingelser jeg skitserede ovenfor.

Der er gode grunde til at alle væsentlige styrede frekvensnormaler siden HP5061B har brugt digitale PLL implementeringer, ikke mindst det faktum at 3. ordens PLL'er ikke er praktisk realiserbare i analogt format og slet ikke i et kredsløb der skal have adaptiv tidskonstant, sådan som de fleste "seriøse" PLL'er i denne branche har nu om dage.

I parantes bemærket er integrationskondensatoren i en HP5060/5061 stort set den bedste kondensator der nogen sinde er lavet til den opgave og selv den er ikke god nok når man reducerer samplefrekvensen fra 137 til 1 Hz.

  • 0
  • 0

Carsten: Har du eksempler på disse? Hvis nøjagtigheden måles i ps, må der være stig/faldtider eller tidskonstanter i samme størrelsesorden, [...]

Nej, det er faktisk ikke nødvendigt. HP fandt på et elegant trick til HP3458A, hvor de altid sender både en positiv og en negativ puls. På den måde er alle "kanteffekterne" altid de samme og det er alene forskellen på den positive og negative puls der tæller. Denne kan styres digitalt med meget stor nøjagtighed.

  • 0
  • 0

Hvis du faktisk læser specifikationen på en 4046 vil du opdage at ikke har en jordisk chance for at løse opgaven, givet de arbejdsbetingelser jeg skitserede ovenfor.

Det eneste problem, jeg kan se ved 4046, er den kombinerede udgang, der måske gør det for svært at få lækstrømmen tilstrækkelig langt ned vha. switchingdioder på udgangene. Der er imidlertid mange andre tilsvarende kredse, og det er også let at lave en kanttrigget fasedetektor med standardlogik eller en FPGA. Det sidste (FPGA) har jeg selv gjort med succes. Èn ting er ialtfald sikkert. Absolut ingen softwareløsning vil i præcision og hastighed kunne måle sig med selv den dårligste hardwareløsning.

En kanttrigget fase/frekvens detektor er fuldstændig ligeglad med den frekvens, den arbejder ved, så 1 Hz vil virke fint. Jeg har selv i FPGA'er brugt den slags detektorer til at sammenligne frekvenser på ½ Hz. Eneste problem er lækstrømmen; men den kan du let få meget langt ned med f.eks. low-leakage dioder og JFET's samt polypropylenkondensatorer, som foreslået af Palle Koch, hvis du vil ofre det og har pladsen. Faktisk er mange low-leakage dioder JFET's, hvor source og drain er forbundet sammen internt.

PS. Jeg lever af at designe elektronik, og at bedømme efter dit optokoblerforslag, som vil lække med adskillige uA og have ualmindelig svært ved af gå off, har jeg nok mindst lige så stor erfaring som dig på det område, så bemærkninger som:

Carsten, det strider simpelthen imod alle erfaringer og fakta i branchen og jeg kan kun konkludere at du taler om noget du aldrig har været i nærheden af, langt mindre prøvet at regne igennem.

burde du holde dig for god til !

  • 4
  • 0

Carsten: Har du eksempler på disse? Hvis nøjagtigheden måles i ps, må der være stig/faldtider eller tidskonstanter i samme størrelsesorden, og så må hverken priser eller design guidelines antages at være for børn (>10 Gbps/5-10 GHz).

Ps er vel alt under 1 ns, og det er der flere kredse, der kommer i nærheden af - ialtfald internt. Her er én af slagsen: http://www.analog.com/static/imported-file... . Kredsens udgangstrin kan selvfølgelig ikke følge med til det; men stige- og faldetid er jo konstante og laver derfor ingen jitter.

Jeg gad iøvrigt godt se PHK lave software med den præcision :-)

  • 0
  • 0

Jeg gad iøvrigt godt se PHK lave software med den præcision :-)

Du kan kigge her:

http://phk.freebsd.dk/pubs/timecounter.pdf

så vil du finde software der arbejder med tid i zeptosekunder.

eller her:

http://phk.freebsd.dk/NTPns/phkrel/NTPns.2...

Hvor du kan være sikker på at planck-tidskalaen ikke vil give dig problemer.

Faktisk vil jeg rigtig meget anbefale dig det første link, så vil du muligvis forstå hvad der i det hele taget foregår.

  • 2
  • 0

PS. Jeg lever af at designe elektronik, [...]

Du har tydeligvis aldrig nogen sinde arbejdet med styring af frekvensnormaler efter langsomme reference signaler som GPS/PPS osv. Formodentlig har du aldrig nogen sinde udregnet en allan-varians og hvis du har set en, har du sikkert forvekslet den med noget andet.

Jeg er inderligt ligeglad med hvor meget andet elektronik du måtte have lavet og hvor glad du er for 4046 chippen: Hvis du ikke forstår hvad opgaven går ud på og hvori udfordringen ligger, er alverdens erfaring ingen nytte til.

Om du har ret med optokoblerne eller ej, er en helt anden sag, dem tegnede jeg mest for at illustrere noget der kunne åbne og lukke hurtigere end en fysisk kontakt. Som jeg skrev ovenfor, har jeg også et par radikale ideer for hvordan man kan lave den del.

  • 0
  • 0

Du har tydeligvis aldrig nogen sinde arbejdet med styring af frekvensnormaler efter langsomme reference signaler som GPS/PPS osv. Formodentlig har du aldrig nogen sinde udregnet en allan-varians og hvis du har set en, har du sikkert forvekslet den med noget andet.
Jeg er inderligt ligeglad med hvor meget andet elektronik du måtte have lavet og hvor glad du er for 4046 chippen: Hvis du ikke forstår hvad opgaven går ud på og hvori udfordringen ligger, er alverdens erfaring ingen nytte til.

Det er også fuldstændig lige gyldigt om jeg har udregnet en allan-varians, for opgaven er vel simpel. Du får én puls pr. sekund ud af GPS'en og ønsker at sammenligne det med en frekvens på 1 Hz, som du skaffer ved neddeling. Da pulserne fra GPS'en er korte, kan den sammenligning i praksis kun foregå i en kanttrigget fase/frekvens detektor - ikke i en XOR gate, med mindre du vil dividere begge signaler med 2. Pga. den lave frekvens bliver lækstrømmen hovedproblemet og specielt på driversiden, og her er 4046 måske ikke det bedste valg, som jeg skrev, da man ikke umiddelbart kan forbedre lækstrømsdata med switchingdioder.

Hvad vil du gøre, der er bedre i software? Først skal de to signaler ind på en interruptindgang i CPU'en. Hvor lang er lige din interrupt latency. Så skal du beregne og time en tid. Med hvilken præcision kan du gøre det? Derefter skal du ud med signaler og have det galvanisk adskilt. Tja, gør som du vil.

  • 2
  • 0

Du gad tydeligvis ikke læse det paper jeg linkede til.

Jo, jeg læste faktisk den første link, som du skrev var den vigtigste.

Den omhandler en halvdårlig hardwarecounter internt i CPU'en eller en bedre externt i en FPGA. Som jeg forstår dit spørgsmål, er det clockfrekvensen til én af disse to countere, der skal synkroniseres til GPS'en.

Der er så to muligheder - software og hardware. Hardwareløsningen vil automatisk give en clockfrekvens, der er et heltal multipla af referencefrekvensen. Hvis det ikke er det, du ønsker, må du beskrive problemet bedre.

Uanset om du ønsker at styre vha. hardware eller software, må problemet da være det samme - oscillatoren må ikke drive for meget mellem hver korrektionspuls. Styrer du vha. software, må styrepulserne være relativt lange, da du ikke kan opnå præcision i ns området. Det betyder store kondensatorer (superkondensatorer), da ladetiden ved en given modstand (impedansniveau) er relativ lang. Med hardware kan man klare sig med meget korte pulser og dermed mindre kondensatorer, hvilket f.eks. muliggør polypropylen.

I praksis er det nok problematisk at synkronisere direkte på 1 Hz fra en oscillator i MHz området, idet der kan være risiko for at miste cycles, hvilket naturligvis ikke kan accepteres til tidsformål; men så kan man bare steppe de 1 Hz fra GPS's op til f.eks. 100 Hz, så til 10 kHz og til sidst til MHz. Så slipper du også for lækstrømsproblemet. Kan man bare garantere, at hvert trin aldrig mister cycles, vil MHz oscillatoren være et præcist heltal multipla af GPS frekvensen og derfor have GPS nøjagtighed.

  • 2
  • 0

Om du har ret med optokoblerne eller ej, er en helt anden sag, dem tegnede jeg mest for at illustrere noget der kunne åbne og lukke hurtigere end en fysisk kontakt.


Photodioder - I "reverse bias mode". Du skal alligevel kun bruge nogle uA til at justere kondensatorspändingen med. Der er også den fordel at phodioder er en konstantsrömskilde så man undgår at strömforsyningen skal väre stabil (Det er altid et dårligt varsel, synes jeg).

  • 2
  • 0

Photodioder - I "reverse bias mode".

Glimrende idé - specielt PIN photodioder har lav dark current og fås i de såkaldte lineære optokoblere som f.eks. denne: http://www.vishay.com/docs/83622/il300.pdf . Her er dark current typisk 1 nA (max 25 nA). Så er det bare at koble dem direkte til en passende kondensator (ingen modstande) og så derfra via en JFET til VCXO'en.

Med flere CPU udgange kan man oven i købet styre LED strømmen, så man bruger en stor strøm, indtil kredsen er tæt på frekvensen, og derefter sænker strømmen, så det ikke tager mange timer at få systemet i lås.

  • 1
  • 0

Som regel, søger jeg at undgå at justere ure analogt. I stedet, justeres de digitalt, f.eks. med en tæller, der lægger en konstant tal til - hver gang, at tælleren giver mente, så tælles op. Vælges f.eks en konstant på 0.5 tælles op hver anden gang. Du kan også bruge udgangen fra tælleren, til at justere fase med. På en FPGA, kan opnås præcision med digital justering, på ned til ca. 200-300ps. Selve justeringen, kan ske med større præcision, f.eks. 25ps ved hjælp af dens delay elementer.

  • 0
  • 0

Der er så to muligheder - software og hardware. Hardwareløsningen vil automatisk give en clockfrekvens, der er et heltal multipla af referencefrekvensen. Hvis det ikke er det, du ønsker, må du beskrive problemet bedre.

Hvis du bruger PLL'en i en FPGA, kan du gange med en brøk (der vælges en neddelt frekvens for din PLL). Stabilitetsmæssigt, dog ikke den perfekte løsning.

En anden mulighed er, at gange klokfrekvensen op, til den højeste der kan opnås med PLL'en. Og, at bruge begge klokflanker på udgangen, til at lave output klokken med. Det giver dog en fejl, på en halv klokcycle. Skal der drives en udgang, kan bruges FPGA'ens DDR flipflops på udgangen. Princippet kan beskrives simpelt: Du bruger en tæller, hvor der lægges en konstant til, for hver klokcycle. Øverste bit er output. Den præcise frekvens justeres, ved at justere konstanten som lægges til. Typisk, vil bruges en pipelinet tæller, for at opnå meget stor hastighed, og dobbelt triggede registre.

Ulempen er, at du får en "jitter" som svarer til en halv klok-cycle. Dette kan forbedres, ved at bruge delay elementer i FPGA'en. Det er dog mere kompliceret, og involverer ofte delays med LUT's, som skal "konfigureres". I nogle tilfælde, kan også bruges DCM'erne, hvis de kan bruges til fin-justering af fasen.

I forhold til den dobbelt-triggede metode, så begynder det at blive kompliceret, og routing af signalerne på FPGA'en får stor betydning. Der kan lægges en "skop" applikation ind på chippen, der ved hjælp af en microcontroller, anvender FPGA'ens DCM'ers mulighed for fintuning, til at måle på udgangen, og derved tune kredsløbet. Ved at scanne frem og tilbage med fintuningen, og måle et skop billede på udgangen, er muligt at se resultatet præcist, og hvornår udgangen skifter.

Så det er ikke så svært.

  • 0
  • 0