Samsung-trick skal spare strøm i otte-kernet mobilprocessor

San Francisco Den årligt tilbagevendende halvlederkonference i San Francisco ISSCC finder sted for øjeblikket. Her kan blandt andet Samsung berette om højteknologisk nyt. Den sydkoreanske elektronikgigant kan således præsentere en mobilprocessor med otte kerner, der er delt i to klynger.

Den ene klynge består af fire højtydende processorkerner, mens den anden klynge ligeledes omfatter kerner, men disse er lavtydende og bruger kun en sjettedel effekt.

Med denne processor vil Samsung forlænge batterilevetiden ved at flytte opgaver rundt mellem de to processorklynger alt efter, hvor stor CPU-kraft, opgaven har brug for.

Løsningen er en anden end den, som Intel viste sidste år, hvor det var muligt for Intel at sænke spændingen til et meget lavere niveau end normalt, samtidig med at frekvensen for en x86-processorkerne blev sænket til omkring 100 MHz.

Også IBM er på banen på ISSCC. Ikke med en mobilprocessor, men med en mainframeprocessor, hvor der er ikke mindre end 36 processorkerner pr. sokkel. Dette har IBM opnået ved at montere seks hexacore chips i en enkelt indpakning - en såkaldt multi-chip-package. Processoren arbejder med en clockfrekvens på 5,5 GHz og er fremstillet med 15 metallag i en 32 nm proces.

Avanceret hukommelse

Der har længe været forsket i alternativer til NAND flash, og nu viser SanDisk og Toshiba deres første fællesudviklede alternativ på ISSCC. Det er en hukommelseschip baseret på ReRAM (Resistive Random Access Memory) - også kendt som en memristor.

Chippens kapacitet er 64 GB, men hverken SanDisk eller Toshiba har inden præsentationen af hukommelseschippen ønsket at give yderligere oplysninger om effektforbrug, hastighed, eller hvor mange skrive- og læseoperationer, chippen kan klare.

På NAND flash er Micron aktuel med en chip, hvor der kan gemmes seks bit i en enkelt flashcelle. Normalt kan der gemmes to bit i hver celle og i særlige tilfælde op til tre bit, så fordoblingen er et virkeligt gennembrud. Heller ikke Micron har ønsket at give yderligere detaljer inden tirsdagens præsentation.

Konferencen byder også på et skandinavisk indslag, da professor Pietro Andreani fra Lunds universitet præsenterer en 2,5-til-3,3 GHz CMOS Class-D VCO (Voltage-Controlled Oscillator), som sløret dog først løftes for onsdag.

sortSortér kommentarer
  • Ældste først
  • Nyeste først
  • Bedste først

Det er nu ikke første gang man ser det her "trick". Så vidt jeg husker har Nvidia allerede haft gang i det med deres Tegra 3 mobilprocessor. Det var en quad core SoC med en femte low power processor til at tage sig af mindre intensive opgaver. Og den er da i al fald over et år gammel.

Men var Nvidia de første på mobilmarkedet? Big.LITTLE blev annonceret tilbage i slut 2011, men jeg har ikke kendskab til om arkitekturen er blevet implementeret i nogen slutprodukter endnu, udover den kommende Exynos 5 Dual, Quad og Octa fra Samsung.

  • 0
  • 0
Bidrag med din viden – log ind og deltag i debatten