Nye små halvledere bliver hurtigere slidt op af varme og stress

Wauw, den vhdl compiler vil jeg gerne have. Så kan det oven i købet være jeg skifter til VHDL igen.</p>
<p>[Ironi kan forekomme]

Da jeg var studerende, var der gang i et projekt, hvor man oversatte VHDL til en dataflow graf som de studerende kunne arbejde med, og derefter kunne den rekonverteres tilbage til VHDL, så man kunne bruge det til chip fremstilling. De studerende arbejde så med deres algoritmer på dataflow grafen, f.eks. parallelisering, pipelining, retiming, og forwarding. Og man samlede så til sidst de studerendes projekter, i en stor algoritme. Jeg kan huske, at man havde algoritmer til at øge pipeline dybden, til at konvertere mellem pipelinedybde og parallelisme, til at udlæse flere bytes samtidigt (dual port ram'er), og evt. konvertere til flere efterfølgende bits/bytes/words efter hinanden fra ram'er og rom'er, således man kunne f.eks. optimere pipelines automatisk.

I dag behøver du ikke at specificere at en processor er parallel, eller pipelined, for at lave en pipelined og parallel processor. Pipelining, forwarding, og paralleliseringer sker automatisk. Du skal bare angive tidskravene, så kommer næste generation ud, og det fungerer uanset om det er en CPU, eller et andet digitalt kredsløb du specificerer.

Wauw, den vhdl compiler vil jeg gerne have. Så kan det oven i købet være jeg skifter til VHDL igen.

[Ironi kan forekomme]

Her er det store problem. A lave et design hvor tingene kan foregå i parallell. Det er vi slet ikke blevet ret gode til endnu.

processorerne til at anvende flere ALU'er til udregningen

Stressede halvledere?, lad os give dem noget orlov så de kan komme tilbage med fornyet ledningsevne.
Kom nu ing,dk - ikke flere automatiserede oversættelser af artikeloverskrifter.
God artikel (oversættelse) ud over det.

Stressede halvledere?, lad os give dem noget orlov så de kan komme tilbage med fornyet ledningsevne.

Kom nu ing,dk - ikke flere automatiserede oversættelser af artikeloverskrifter.

God artikel (oversættelse) ud over det.

<a href="https://en.m.wikipedia.org/wiki/Adiabatic_circuit">https://en.m.wikiped…;

"Metal fatigue is a weakening of metal due to stress".

Ved elektromigrering er der tale om, at atomer i metallet (typisk aluminiumsledere), flytter sig fysisk som følge af det konstante bombardement af elektroner. Effekten kan blive så kraftig, at strømmen så at sige slider ledningen over. "Migrering" betyder netop at atomerne flytter sig, og man kan se effekten som direkte rævner i metallet.

Elektromigrering optgræder ved en kombintion af strøm(-styrke) og lederens geometri. Da lederne bliver tyndere og tyndere når integrationsgraden øges, stiger også elektromigreringsproblemt. En 10 nm leder indeholder knapt 300 aluminiumsatomer i tværsnit (Van der Waals radiusen på at Al atom er 0,184 nm, og lederen er ca. 10x5 nm (dvs. 50 nm²) eller mindre.

Lederne er selvfølgelig dimensioneret til at kunne bære den nødvendig strøm, og i den ideelle verden kan man så beregne hvor meget der skal til før atomerne migrerer. Problemet er, at urenheder i metallet betyder, at elektronstrømmen kan ændre karakter inde i lederen, og dermed skabe lokale "strømme" som overstiger grænsen for migrering. Omkring dette forureningspunkt opstår der så - efterhånden som atomerne forlader området, en øget modstand, som betyder øget varme, som betyder kraftigere migrering, som så i sidste ende fører til en afbrydelse, som så ødelægger chippen.

Er man interesseret i beregningerne indeholder denne Wiki ganske omfattende dokumentation: https://en.wikipedia.org/wiki/Electromigration

Har du en link til adiabatiske kredsløb?

https://en.m.wikipedia.org/wiki/Adiabatic_circuit

Har du en link til adiabatiske kredsløb?

Jeg er ikke helt sikker på om ovenstående tågesnak skal dække over adiabatiske kredsløb, LC-clockgeneratorer og/eller self-timed kredsløb.</p>
<p>Under alle omstændigheder er der tale om teknologier der har været lovende de sidste 30+ år og ud over deres nicheanvendelser nok bliver ved med at få baghjul af milliardinvesteringerne i normale klokstyrede digitale kredløb i en overskuelig fremtid.

Du kan bruge LC-klok generatorer til klokning, og du lave kredsløbet således der ikke er store tab - har du således 0 på indgangen til en flipflop, og 0 på udgangen, så vil der ikke kræves større energi, selvom den får en klok, da flipfloppen ikke skifter. Klokkens energiforbrug ophæves ved anvendelse af LC teknologi, ligesom i switch-mode kredse. Der er kun flipflops der skifter, hvor der er forskel mellem indgang og udgang på en flipflop. Jeg ved dog ikke, om det reelt er lykkedes at lave fungerende chips endnu. Jeg mener man anvender to differentielle kloksignaler med en sinus imellem. Så vidt jeg ved så minder strukturen lidt om 2-fase klok. Det eksakte tidspunkt hvor at en latch får klok er ikke særligt veldefineret, på grund af den analoge struktur af kloksignalet. Det kan ske over et område på sinusklokken. Men, med den måde som kredsløbet laves, er det også ligegyldigt, hvornår og hvor længe at klokken er der, så længe at der er huller i bølgen, der adskiller dataene.

Self-time kredsløb kan i nogle tilfælde også reducere energiforbruget, men jeg tror ikke der er stor gevindst. De har dog nogle gode egenskaber, fordi at de fortæller hvornår at data foreligger - det vil sige, at hvis du udfører n indstruktioner i en pakke, så vil du på udgangen fra både asynkrone og CVSL kredsløb kunne se hvornår at data foreligger. Det har den fordel, at der ikke er de samme dataafhængigheder som ud fra et blokmæssig datalogisk synspunkt. Udfører du f.eks. 8 indstruktioner med dataafhængighed imellem, så hver indstruktion går videre til næste, så vil man normalt forvente at der er en forsinkelse på den tid som det tager at udføre 8 indstruktioner. Det gælder ikke ved asynkrone kredsløb, eller kredsløb hvor samme teknik bruges til at generere wait signaler. Fordelen er således i højere grad i større hastighed, på grund af afhængighedernes dybe er mindre, end det er mindre effekt, selvom det er mindre effekt, at asynkrone kredsløb normalt sælges på. Man kan ikke regne dataafhængighedernes dybde ud på forhånd da de afhænger af data, så worst case svarer til det der regnes ud, hvis vi ser det som blokke. Asynkrone kredsløb skal nulstilles mellem hver operation, og har i princippet to udgange, til både 0 og 1, og derfor er muligt at også få at vide hvornår data foreligger.

Jeg tror det mest væsentlige er at reducere klokfrekvensen, og at få processorerne til at anvende flere ALU'er til udregningen. Dette medfører at den afgivne effekt afsættes over et stort område.

En af fordelene ved denne teknik, er at kloksignalet ikke mere er et digitalt skiftende signal, men en analog sinusbølge imellem to ledninger. Det betyder at tab der skyldes klokking undgås. Kredsløbende er uafhængige af forsinkelser, for med en analog klok, ved man ikke med præcision hvornår at klokken kommer, og skiftetidspunkterne på klokkede flipflops er derfor tilfældige, men der er bølger hvor kloks kan forekomme på et tilfældigt tidspunkt, og bølger hvor de ikke er der.

Jeg er ikke helt sikker på om ovenstående tågesnak skal dække over adiabatiske kredsløb, LC-clockgeneratorer og/eller self-timed kredsløb.

Under alle omstændigheder er der tale om teknologier der har været lovende de sidste 30+ år og ud over deres nicheanvendelser nok bliver ved med at få baghjul af milliardinvesteringerne i normale klokstyrede digitale kredløb i en overskuelig fremtid.

Jeg ved godt, at ordet stress har mange betydninger

Jeg ved godt, at ordet stress har mange betydninger, men overskriften gav mig næsten medfølelse med de stakkels processorer. Og så er vi ved at nærme os Hollywoords kliche med den overbelastede computer, der ryger, og kabler der falder ned i en sky af gnister. Bare i en mikroskopisk skala.

Normalt, bruges teknikker, så at udregningerne går igennem ALU'erne i bølger, og forsøger at undgå der er en stoppende klok, uanset det er klokket.

De fleste af nutidens chips, er ikke designet med hensyn til få skift, men for at opnå så stor hastighed som muligt. Og, de er heller ikke designet med henblik på at sprede varmen på et stort område. Som eksempel, så kan man nemt reducere antallet af skifts, og dermed klokfrekvens, uden det går ud over computerens hastighed - tværtimod. Vi er vandt til at klokfrekvens og hastighed er det samme, fordi at det har salgsmænd prakket os på - sådan er det ikke. Man kan som eksempel bruge en lav klokfrekvens, og udføre det samme antal indstruktioner som før, men vælge at lade forskellige ALU'er udføre arbejdet. Derved sker præcist det samme, og der opnås samme hastighed, men varmefordelingen spredes ud over et større område. Det viser sig, at teknologien endda giver en større hastighed, selvom klokfrekvensen er mange gange lavere. Antallet af indstruktioner der kan udføres i rækkefølge af hinanden med dataafhængighed stiger også. Det, som reelt har betydning for hastigheden er den forsinkelse som der er i transistoren - ikke klokfrekvensen. I stedet for, at have en eller flere ALU'er der udfører indstruktion for indstruktion, så folder man ALU'erne ud, så at deres signaler går videre til næste hold ALU'er, og det er så forsinkelsen der giver den reelle klokfrekvens, ikke den fysiske klokfrekvens. Normalt, bruges teknikker, så at udregningerne går igennem ALU'erne i bølger, og forsøger at undgå der er en stoppende klok, uanset det er klokket.