Fin artikel, jeg tror dog at wafer bredde på 60um og ned til 7um skulle have været scribe lane bredde fra 60um til 7um.
Scribe lane er afstanden mellem individuelle dies på waferen. Det er et areal der bruges til sav-sporet når waferen skæres op med sav og til at rumme processkontrolmonitorer (strukturer der måles på som en del af wafer acceptance test som transistor parametre, defekt tæthed etc) samt alignment keys der bruges til at aligne masker til underliggende lag på waferen.
Hvis man istedet for et diamantblad bruger plasmaætsning kan man gøre scribe lane afstanden mindre men man skal finde alternative placeringer til PCM strukturer og alignment keys. Det kan man eventuelt gøre ved ikke at placere de enkelte dies ækvidistant på waferen.
Plasmaætsning kan navnlig for små dies give bedre waferudnyttelse og kan mindske forekomsten af mikrorevner i de enkelte dies.