På chip-konferencen ISSCC i San Francisco fremlagde forskere fra europæiske IMEC (Interuniversity Microelectronics Centre) en løsning på, hvordan transistortætheden på integrerede kredsløb kan øges dramatisk.

Metoden går i al sin enkelhed ud på at stable flere lag oven på hinanden og forbinde dem med kobberforbindelser – de såkaldte through-silicon vias, der forbinder de forskellige wafere, der stables.

Metoden er dog ikke uden problemer, da kobber og silicium har forskellige udvidelseskoefficienter, og derfor risikerer man ustabile chip, når temperaturen svinger. Forskerne har løst det problem ved at fremstille chip, hvor en del af hvert enkelt lags overflade ikke bruges. Derved skulle den samlede udvidelseskoefficient for chippens enkelte lag og de vertikale forbindelser blive den samme.

En anden udfordring er at lede den varme, som hvert enkelt lag genererer, væk. Både IMEC og Intel har arbejdet på at løse det problem, men de enkelte wafere har en dårlig varmeledning, hvilket resulterer i såkaldte enkelte punkter, hvor temperaturen bliver for høj.

Det er ikke første gang, at forskere har tumlet med planer om tredimensionale chips. Intel har gennem mange år arbejdet på en tredimensional chip, hvor selve processoren er det ene lag, mens det andet udgøres af dynamisk ram.

IBM har valgt en anden strategi, hvor man integrerer op til 32 MB dynamisk hukommelse som mellemlager (cache) direkte på processoren, der ganske vist får en større overflade, men som til gengæld ikke giver problemer med bortledningen af varme.